技術(shù)中心
減少無法加工的風(fēng)險，解密生產(chǎn)制造，了解行業(yè)規(guī)范和術(shù)語，提升行業(yè)技能
高速高密度PCB設(shè)計面臨新挑戰(zhàn)隨著電子產(chǎn)品功能的日益復(fù)雜和性能的提高，印刷電路板的密度和其相關(guān)器件的頻率都不斷攀升，工程師面臨的高速高密度PCB設(shè)計所帶來的各種挑戰(zhàn)也不斷增加。除大家熟知的信號完整性（SI）問題，高速PCB技術(shù)的下一個熱點應(yīng)該是電源完整性（PI）、EMC/EMI以及熱分析
2014-09-16
6697
DDR3總線信號完整性測試需要關(guān)注4點DDR總線需要測試時鐘、命令/地址、數(shù)據(jù)等，數(shù)據(jù)測試是難點，而關(guān)鍵參數(shù)是建立時間和保持時間，所以需要對讀寫信號進(jìn)行分離，分離后分別測試讀和寫信號的建立時間和保持時間。2014-09-167943
特性阻抗，特性阻抗對在信號完整性中的作用和位置當(dāng)信號在傳輸線上傳播時，信號感受到的瞬態(tài)阻抗與單位長度電容和材料的介電常數(shù)有關(guān)2014-09-166884- 高速電路設(shè)計信號完整性的一些基本概念信號完整性（Signal Integrity）：就是指電路系統(tǒng)中信號的質(zhì)量，如果在要求的時間內(nèi)，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的...2014-09-166642
- 高速電路設(shè)計和信號完整性分析隨著技術(shù)的進(jìn)步，目前高速集成電路的信號切拘時間已經(jīng)達(dá)到幾百ps，時鐘頻率也可達(dá)到幾百MHz如此高的邊沿速率導(dǎo)致印刷電路板上的大量互連線產(chǎn)生低速電路中所沒有的傳輸線效應(yīng)，使信號產(chǎn)生失真，嚴(yán)重影響信號的正確傳輸...2014-09-167131
