搜索
高速串行總線的信號(hào)完整性驗(yàn)證一般來(lái)講，電子產(chǎn)品的設(shè)計(jì)都離不開(kāi)以下幾個(gè)部分：電源、時(shí)鐘、復(fù)位信號(hào)、總線和接口，正是這些各個(gè)部分的信號(hào)連接著整個(gè)系統(tǒng)，也是決定系統(tǒng)穩(wěn)定性的重要角色之一。系統(tǒng)的穩(wěn)定性和設(shè)計(jì)質(zhì)量的好壞，從信號(hào)本身的角度可以看出絲許端倪，其實(shí)這也就是信號(hào)完整性研究的內(nèi)容...
2014/09/22
8601
用串行RapidIO交換處理高速電路板設(shè)計(jì)的信號(hào)完整性信號(hào)完整性(SI)問(wèn)題正成為數(shù)字硬件設(shè)計(jì)人員越來(lái)越關(guān)注的問(wèn)題。由于無(wú)線基站、無(wú)線網(wǎng)絡(luò)控制器、有線網(wǎng)絡(luò)基礎(chǔ)架構(gòu)及軍用航空電子系統(tǒng)中數(shù)據(jù)速率帶寬增加，電路板的設(shè)計(jì)變得日益復(fù)雜...2014/09/1611877- 串行總線設(shè)計(jì)相關(guān)優(yōu)勢(shì)特點(diǎn)解析方案隨著目前對(duì)通信和計(jì)算機(jī)系統(tǒng)速度與帶寬的需求不斷上升，系統(tǒng)設(shè)計(jì)師正面臨著嚴(yán)峻的考驗(yàn)。按時(shí)序進(jìn)行測(cè)試的并行總線結(jié)構(gòu)已接近其能力的極限，總線寬度現(xiàn)達(dá)到 64位以上，致使電路布局異常復(fù)雜...2014/09/165515
