男人和女人做爽爽视频,欧美12一13sex性,女人被躁到高潮嗷嗷叫游戏,久久精品国产亚洲avapp下载,摸进她的内裤里疯狂揉她

首頁>技術(shù)中心>詳情

信號完整性研究:重視信號上升時間

時間2014/09/13
人物Lee
評論0
查看者10228

信號的上升時間,對于理解信號完整性問題至關(guān)重要,高速pcb設(shè)計中的絕大多數(shù)問題都和它有關(guān),你必須對他足夠重視。

 

     信號上升時間并不是信號從低電平上升到高電平所經(jīng)歷的時間,而是其中的一部分。業(yè)界對它的定義尚未統(tǒng)一,最好的辦法就是跟隨上游的芯片廠商的定義,畢竟這些巨頭有話語權(quán)。通常有兩種:第一種定義為10-90上升時間,即信號從高電平的10%上升到90%所經(jīng)歷的時間。另一種是20-80上升時間,即信號從高電平的20%上升到80%所經(jīng)歷的時間。兩種都被采用,從IBIS模型中可看到這點(diǎn)。對于同一種波形,自然20-80上升時間要更短。

 

     好了,只要了解這些就夠了。對于我們終端應(yīng)用來說,精確的數(shù)字有時并不是很重要,而且這個數(shù)值芯片廠商通常也不會直接給我們列出,當(dāng)然有些芯片可以從IBIS模型中大致估計這個值,不幸的是,不是每種芯片你都能找到IBIS模型。

 

     重要的是我們必須建立這樣的概念:上升時間對電路性能有重要的影響,只要小到某一范圍,就必須引起注意,哪怕是一個很模糊的范圍。沒有必要精確定義這個范圍標(biāo)準(zhǔn),也沒有實際意義。你只需記住,現(xiàn)在的芯片加工工藝使得這個時間很短,已經(jīng)到了ps級,你應(yīng)該重視他的影響的時候了。

 

    隨著信號上升時間的減小,反射、串?dāng)_、軌道塌陷、電磁輻射、地彈等問題變得更嚴(yán)重,噪聲問題更難于解決,上一代產(chǎn)品中設(shè)計方案在這一代產(chǎn)品中可能不適用了。

 

    信號上升時間的減小,從頻譜分析的角度來說,相當(dāng)于信號帶寬的增加,也就是信號中有更多的高頻分量,正是這些高頻分量才使得設(shè)計變得困難?;ミB線必須作為傳輸線來對待,從而產(chǎn)生了很多以前沒有的問題。

 

    因此,學(xué)習(xí)信號完整性,你必須有這樣的概念:信號陡峭的上升沿,是產(chǎn)生信號完整性問題的罪魁禍?zhǔn)住?/span>



~~~~~~~~~~~~~~~~~~~~~~~

更多內(nèi)容:

信號完整性研究:什么是信號完整性?

信號完整性研究:電壓容限

信號完整性研究:什么是地彈

信號完整性研究:理解臨界長度

信號完整性研究:信號上升時間與帶寬




評論

掃描二維碼咨詢客戶經(jīng)理

關(guān)注華秋電路官方微信

華秋電路微信公眾賬號

實時查看最新訂單進(jìn)度

聯(lián)系我們:

0755-83688678

工作時間:

周一至周五(9:00-12:00,13:30-18:30)節(jié)假日除外