搜索
DDR3總線信號(hào)完整性測(cè)試需要關(guān)注4點(diǎn)DDR總線需要測(cè)試時(shí)鐘、命令/地址、數(shù)據(jù)等，數(shù)據(jù)測(cè)試是難點(diǎn)，而關(guān)鍵參數(shù)是建立時(shí)間和保持時(shí)間，所以需要對(duì)讀寫信號(hào)進(jìn)行分離，分離后分別測(cè)試讀和寫信號(hào)的建立時(shí)間和保持時(shí)間。
2014/09/16
8110- DDR3內(nèi)存的PCB仿真與設(shè)計(jì)當(dāng)今計(jì)算機(jī)系統(tǒng)DDR3存儲(chǔ)器技術(shù)已得到廣泛應(yīng)用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達(dá)1866Mbps。在這種高速總線條件下，要保證數(shù)據(jù)傳輸質(zhì)量的可靠性和滿足并行總線的時(shí)序要求，對(duì)設(shè)計(jì)實(shí)現(xiàn)提出了極大的挑戰(zhàn)...2014/09/156364
- 針對(duì)DDR2-800和DDR3的PCB信號(hào)完整性設(shè)計(jì)本文章主要涉及到對(duì)DDR2和DDR3在設(shè)計(jì)印制線路板（PCB）時(shí)，考慮信號(hào)完整性和電源完整性的設(shè)計(jì)事項(xiàng)，這些是具有相當(dāng)大的挑戰(zhàn)性的。文章重點(diǎn)是討論在盡可能少的PCB層數(shù)，特別是4層板2014/06/277189
