搜索
高速PCB設(shè)計(jì)中的串擾分析與控制物理分析與驗(yàn)證對(duì)于確保復(fù)雜、高速PCB板級(jí)和系統(tǒng)級(jí)設(shè)計(jì)的成功起到越來(lái)越關(guān)鍵的作用。本文將介紹在信號(hào)完整性分析中抑制和改善信號(hào)串擾的方法，以及電氣規(guī)則驅(qū)動(dòng)的高速PCB布線技術(shù)實(shí)現(xiàn)信號(hào)串擾控制的設(shè)計(jì)策略...
2014/09/19
7019
用串行RapidIO交換處理高速電路板設(shè)計(jì)的信號(hào)完整性信號(hào)完整性(SI)問(wèn)題正成為數(shù)字硬件設(shè)計(jì)人員越來(lái)越關(guān)注的問(wèn)題。由于無(wú)線基站、無(wú)線網(wǎng)絡(luò)控制器、有線網(wǎng)絡(luò)基礎(chǔ)架構(gòu)及軍用航空電子系統(tǒng)中數(shù)據(jù)速率帶寬增加，電路板的設(shè)計(jì)變得日益復(fù)雜...2014/09/1611878- 串行總線設(shè)計(jì)相關(guān)優(yōu)勢(shì)特點(diǎn)解析方案隨著目前對(duì)通信和計(jì)算機(jī)系統(tǒng)速度與帶寬的需求不斷上升，系統(tǒng)設(shè)計(jì)師正面臨著嚴(yán)峻的考驗(yàn)。按時(shí)序進(jìn)行測(cè)試的并行總線結(jié)構(gòu)已接近其能力的極限，總線寬度現(xiàn)達(dá)到 64位以上，致使電路布局異常復(fù)雜...2014/09/165517
- 信號(hào)完整性——最優(yōu)化導(dǎo)通孔高速串聯(lián)應(yīng)用?在低頻率的時(shí)候，導(dǎo)通孔的影響不大。但在高速系列連接中，導(dǎo)通孔會(huì)毀了整個(gè)系統(tǒng)。在某些情況下，在3.125Gbps的時(shí)候，他們可以采用一個(gè)樣子不錯(cuò)的，寬的孔眼。在5 Gbps的時(shí)候?qū)⑺兂梢粋€(gè)支柱。了解引起導(dǎo)通孔限制的根本原因是優(yōu)化其設(shè)計(jì)的以及驗(yàn)證他們的第一步2014/09/156625
- 高速PCB板設(shè)計(jì)中的串擾問(wèn)題和抑制方法 （下）信號(hào)頻率升高，上升沿越來(lái)越陡，電路板尺寸越來(lái)越小，成本要求越來(lái)越高，是當(dāng)今電子設(shè)計(jì)的趨勢(shì)。尤其在消費(fèi)類電子產(chǎn)品上，基本都是四層或者六層板，除去必要的電源地平面，其他層密密麻麻全走著信號(hào)。串擾也成為了一個(gè)最常見(jiàn)的問(wèn)題2014/09/067395
