搜索
高速電路設(shè)計(jì)之阻抗控制與阻抗計(jì)算組件自身可以顯示特性阻抗，因此必須選擇PC B跡線阻抗來匹配使用中的所有邏輯系列的特性阻抗（對(duì)于 CMOS 和TTL，特性阻抗的范圍是 50 到 110 歐姆）。為了最好地將信號(hào)從源傳送到負(fù)載，跡線阻抗必須匹配發(fā)送設(shè)備的輸出阻抗和接收設(shè)備的輸入阻抗...
2014/09/26
8040- 淺談PCB的阻抗控制隨著電路設(shè)計(jì)日趨復(fù)雜和高速，如何保證各種信號(hào)（特別是高速信號(hào)）完整性，也就是保證信號(hào)質(zhì)量，成為難題。此時(shí)，需要借助傳輸線理論進(jìn)行分析，控制信號(hào)線的特征阻抗匹配成為關(guān)鍵，不嚴(yán)格的阻抗控制，將引發(fā)相當(dāng)大的信號(hào)反射和信號(hào)失真，導(dǎo)致設(shè)計(jì)失敗。常見的信號(hào)，如PCI總線、PCI-E總線、USB、以太網(wǎng)、DDR內(nèi)存、LVDS信號(hào)等，均需要進(jìn)行阻抗控制....2014/09/188190
- PCB特性阻抗控制精度探討 隨著以計(jì)算機(jī)為先導(dǎo)的電路信號(hào)傳輸高速化的迅速發(fā)展，其中一個(gè)非常重要的問題就是：要求PCB在高速信號(hào)傳輸中保持信號(hào)穩(wěn)定，不產(chǎn)生誤動(dòng)作，這就要求所使用的PCB的特性阻抗控制精度化的提高。2014/09/189431
- PCB差分走線的阻抗控制技術(shù)(二)摘要：TDR（Time Domain Reflectometry）是PCB行業(yè)檢測產(chǎn)品的特征阻抗是否符合或達(dá)到預(yù)計(jì)要求的最主要的測試方法。隨著計(jì)算機(jī)和通信系統(tǒng)的串行總線速度顯著提高，對(duì)PCB差分走線的阻抗控制技術(shù)提出了更高的要求...2014/09/1214287
- PCB差分走線的阻抗控制技術(shù)(一)TDR（Time Domain Reflectometry）是PCB 行業(yè)檢測產(chǎn)品的特征阻抗是否符合或達(dá)到預(yù)計(jì)要求的最主要的測試方法。隨著計(jì)算機(jī)和通信系統(tǒng)的串行總線速度顯著提高，對(duì)PCB差分走線的阻抗控制技術(shù)提出了更高的要求...2014/09/128660
