搜索
高速PCB的終端端接在高速PCB數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會造成信號反射，并出現(xiàn)過沖、下沖和振鈴等信號畸變，而當(dāng)傳輸線的時延TD大于信號上升時間RT的20％時，反射的影響就不能忽視了，不然將帶來信號完整性問題...
2014/09/19
6925- 如何避免高速PCB設(shè)計中傳輸線效應(yīng)？很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復(fù)雜的設(shè)計采用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計制做PCB來實現(xiàn)...2014/09/196154
- 基于信號完整性分析的高速PCB設(shè)計信號完整性是指電路系統(tǒng)中信號的質(zhì)量。如果在要求的時間內(nèi)，信號能夠不失真地從源端傳送到接收端，就稱該信號是完整的。隨著半導(dǎo)體工藝的迅猛發(fā)展、IC開關(guān)輸出速度的提高，信號完整性問題(包括信號過沖與下沖、振鈴、反射、串?dāng)_、地彈等)已成為高速PCB設(shè)計必須關(guān)注的問題之一...2014/09/199505
- 基于高速PCB互連設(shè)計中的測試技術(shù)講解PCB互連設(shè)計技術(shù)包括測試、仿真以及各種相關(guān)標準，其中測試是驗證各種仿真分析結(jié)果的方法和手段。優(yōu)秀的測試方法和手段是保證PCB互連設(shè)計分析的必要條件，對于傳統(tǒng)的信號波形測試，主要應(yīng)當(dāng)關(guān)注的是探頭引線的長度...2014/09/188334
- 高速PCB可控性與電磁兼容性設(shè)計隨著系統(tǒng)設(shè)計復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計師們正在從事100MHZ以上的電路設(shè)計，總線的工作頻率也已經(jīng)達到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設(shè)計的時鐘頻率超過50MHz，將近20% 的設(shè)計主頻超過120MHz...2014/09/186260
